PCView詳細ページ　ＣＰＵ機能フラグ 　 　

ダウンロードはこちら
名前 ヒント 説明
FPU オンチップの浮動少数点演算ユニット Intel387浮動小数点命令セットをサポートするFPUを内蔵する。
VME 仮想モード拡張 仮想8086モードへの拡張をサポートする
DE デバッグ拡張機能 I/Oブレークポイントをサポートする。
これには、デバック拡張や、DR4およびDR5レジスタへのアクセスのトラップ（オプション）を有効にするためのCR4.DEビットが含まれる。
PSE ページ・サイズ拡張 4Mバイトのページをサポートする。
TSC タイム・スタンプ・カウンタ アクセス/特権制御用のCR4.TSDビットを含めたRDTSC命令をサポートする。
MSR モデル固有レジスタ RDMSR命令とWRMSR命令によってモデル固有レジスタが組み込まれている。
PAE 物理アドレス拡張 32ビットを超える物理アドレスをサポートする。
MCE マシン・チェック例外 マシン・チェック例外、例外18、およびCR4.MCEイネーブル・ビットをサポートする。
CX8 CMPXCHG8命令のサポート 比較および交換を実行する8バイト命令をサポートする。
APIC オンチップAPICハードウェアのサポート ソフトウェア・アクセスが可能なローカルAPICを格納する。
SEP 高速システム・コール SYSENTERとSYSEXITという2つの高速システム・コール命令をサポートしているかどうかを示す。
MTRR メモリ・タイプ・レンジ・レジスタ メモリ・タイプ・レンジ・レジスタ（具体的にはMTRR_CAPレジスタ）をサポートする。
PGE ページ・グローバル・イネーブル PDE(page directory entries)とPTE(page table entries)のグローバル・ビットをサポートしている。すなわち、複数プロセスに共通のTLBエントリをサポートしており、フラッシュする必要がない。CR4.PGEビットがこの機能を制御する。
MCA マシン・チェック・アーキテクチャ マシン・チェック・アーキテクチャ（具体的にはMCG_CAPレジスタ）をサポートする。
CMOV 条件付き移動命令のサポート CMOVccをサポートする。また、FPU機能フラグ（ビット0）も1にセットされている場合は、FCMOVCC命令とFCOMI命令もサポートする。
PAT ページ属性テーブル プロセッサがページ属性テーブルをサポートしているかどうかを示す。この機能はMTRR（Memory Type Range Register)の値を増大させ、オペレーティング・システムはリニア・アドレスを介してメモリ属性を4K単位で指定できる。
PSE-36 36ビット・ページサイズ拡張 プロセッサが、4GB を超える物理メモリのアドレス指定ができる4M
バイトページをサポートしているかを示す。この機能は、4M バイト
ページの物理アドレスの上位4 ビットが、ページ・ディレクトリ・エン
トリのビット13 〜 16 によってコード化されることを示す。
PSN プロセッサ・シリアル・ナンバーのサポートとイネーブル プロセッサは96 ビットのプロセッサ・シリアル・ナンバ機能をサポー
トしており、その機能がイネーブルになっている。
注：Pentium 4 プロセッサ・ファミリのプロセッサは、この機能をサ
ポートしていない。
CLFSH CLFLUSH命令のサポート プロセッサがCLFLUSH 命令をサポートしていることを示す。
DS デバッグ・ストア プロセッサが、アドレスへの分岐とアドレスからの分岐の履歴をメモリ
バッファに書き込む機能を持っていることを示す。
ACPI 温度モニタおよびソフトウェア制御されるクロック機能のサポート プロセッサは、プロセッサの温度を監視し、ソフトウェアの制御下であ
らかじめ定義されたデューティ・サイクルでプロセッサのパフォーマン
スを調整するための、内部MSR を実装している。
MMX インテル・アーキテクチャMMXテクノロジのサポート プロセッサはインテル・アーキテクチャMMX テクノロジ拡張命令セッ
トをサポートしている。
FXSR 浮動小数点コンテキストの高速セーブ/リストア プロセッサが浮動小数点コンテキストの高速セーブ/ リストア用の
FXSAVE 命令とFXRSTOR 命令をサポートしているかを示す。この
ビットがセットされている場合は、オペレーティング・システムは
CR4.OSFXSR を利用して、オペレーティング・システムが高速セーブ/
リストア命令を使用することを指示できる。
SSE ストリーミング
SIMD拡張命令のサポート		 プロセッサはインテル・アーキテクチャ・ストリーミングSIMD 拡張命
令をサポートしている。
SSE2 ストリーミング
SIMD拡張命令2のサポート		 プロセッサはストリーミングSIMD 拡張命令2 をサポートしている。
SS セルフ・スヌープ プロセッサは、バスに発行されるトランザクションについてプロセッサ
のキャッシュ構造のスヌープを実行することで、競合するメモリタイプ
を管理する機能をサポートしている。
HTT ハイパー・スレッド・テクノロジ このプロセッサのマイクロアーキテクチャは、同一の物理パッケージ内で複数の論理プロセッサを動作させる機能を持っている。
TM 温度モニタのサポート プロセッサは、温度モニタの自動温度制御回路（TCC）を実装している。
PBE ペンディング・ブレーク・イネーブル プロセッサは、プロセッサがストップクロック・ステートになっている
（STPCLK# がアサートされている）とき、割り込みが未処理であり、
通常の動作に戻って割り込みを処理する必要があることをプロセッサに報告する、FERR#/PBE# ピンの使用をサポートしている。
SSE3 ストリーミングSIMD拡張命令3 プロセッサはストリーミングSIMD 拡張命令3 をサポートしている。
MONITOR MONITOR/MWAIT プロセッサはMONITOR 命令とMWAIT 命令をサポートしている。
DS-CPL CPL の条件を満たすデバッグストア プロセッサは、CPL の条件を満たす分岐メッセージの格納を可能にする、デバッグストア拡張機能をサポートしている。
EST 拡張版Intel SpeedStep テクノロジ プロセッサは第二世代のIntel SpeedStep テクノロジを実装している。
TM2 温度モニタ2 プロセッサは、温度モニタ2 の温度制御回路（TCC）を実装している。
CID コンテキストID BIOS によって、L1 データ・キャッシュ・モードをアダプティブ・モードまたは共有モードに設定できる。
CX16 CMPXCHG16B このプロセッサはCMPXCHG16B 命令をサポートしている。
xTPR タスク・プライオリティ・メッセージの送信 プロセッサは、タスク・プライオリティ・メッセージの送信をディスエーブルにする機能をサポートしている。この機能フラグがセットされている場合は、タスク・プライオリティ・メッセージをディスエーブルにできる。タスク・プライオリティ・メッセージの送信は、IA32_MISC_ENABLE MSR 内のビット23（エコーTPR ディスエーブル）によって制御される。
IA64 インテル エクステンデッド・
メモリ64 テクノロジ		 IA-32アーキテクチャの64ビット拡張技術をサポートしている。